Nanoelektronik

 

Multi-Gate-Bauelemente

Rasterkraftmikroskopieaufnahme eines WSe2-Flakes auf einer vergrabenen Mulit-Gate-Struktur IHT RWTH Rasterkraftmikroskopieaufnahme eines WSe2-Flakes auf einer vergrabenen Mulit-Gate-Struktur

Kohlenstoff-Nanoröhrchen, Graphen und Übergangsmetall-Dichalkogenide werden für die Realisierung von Feldeffekt Transistoren als mögliche alternative Materialien zu Silizium zurzeit sehr aktiv untersucht. Da jedoch oft nicht bekannt ist, wie eine geeignete Dotierung vorgenommen und eine bestimmte Potential-Landschaft im Bauelement eingestellt werden kann, bietet es sich an, zusätzliche Gate-Elektroden in Source und Drain zu verwenden (elektrostatisches Dotieren) [1]. Am Institut für Halbleitertechnik arbeiten wir an der Herstellung von vergrabenen Multi-Gate-Substraten, die als Plattform für die Untersuchung verschiedener Nanostrukturen dienen. Beispielhaft zeigt die obere Abbildung ein Rasterkraftmikroskopiebild eines WSe2-Flakes, das mit Nickel-Source- und -Drain-Kontakten auf einem vergrabenen Tripel-Gate-Substrat liegend kontaktiert ist.

  Rasterelektronenmikroskopbild eines vergrabenen Tripel-Gate-Substrates. IHT RWTH Rasterelektronenmikroskopbild eines vergrabenen Tripel-Gate-Substrates.

Die Abbildung zeigt einen Rasterelektronenmikroskopiequerschnitt des vergrabenen Triple-Gate-Substrats. Basierend auf solchen Bauelementen wurde der Betrieb als n-Typ- und p-Typ-Transistor sowie als Band-zu-Band-Tunnel-Feldeffekt-Transistors eines einzelnen WSe2-Flakes demonstriert [2].

 
  Draufsicht eines InAs-Nanodraht-Feldeffekttransistors auf einem vergrabenen Multi-Gate-Substrat (Rasteletronenmikroskopie-Aufnahme). IHT RWTH Draufsicht eines InAs-Nanodraht-Feldeffekttransistors auf einem vergrabenen Multi-Gate-Substrat (Rasteletronenmikroskopie-Aufnahme).  

Für die Realisierung komplizierterer Potential-Landschaften (zum Beispiel zur Erzeugung gekoppelter Quantenpunkte in verschiedenen Nanostrukturen), fertigen wir auch vergrabene Multi-Gate-Substrate. Anstelle der Strukturierung mehrerer Gates auf einer Nanostruktur, mit beispielsweise Elektronenstrahl-Lithografie- und Lift-off-Prozessen, erlauben vergrabene Multi-Gate-Substrate die Verwendung von Dünnschicht-Depositionsprozessen zum Einstellen der Gate-Länge und des Abstandes zwischen benachbarten Gates, was eine Skalierung der Gate-Längen bis in das Sub-5-nm-Regime erlaubt. Gleichzeitig können mit der am Institut für Halbleitertechnik entwickelten Technik alle Gate-Elektroden individuell kontaktiert werden. Die Abbildung zeigt Rasterelektronenmikroskopieaufnahmen eines Multi-Gate-Substrates mit einem InAs-Nanodraht; in der Abbildung links sind die Kontakte zu den einzelnen Gates deutlich zu erkennen.

  Querschnitt eines InAs-Nanodraht-Feldeffekttransistors. IHT RWTH Querschnitt eines InAs-Nanodraht-Feldeffekttransistors auf einem vergrabenen Multi-Gate-Substrat (Rasterelektronenmikroskopie-Aufnahme).  

Neben den vergrabenen Multi-Gate-Substraten arbeiten wir auch an der Herstellung von multiplen Top-Gates mit nanoskaligen Dimensionen. Hierbei werden Spacer- und Doppel-Spacer-Lithografie-Prozesse in Kombination mit Damascene-Prozessen genutzt. Das Ziel dieses Ansatzes ist die Realisierung von gekoppelten Quantenpunktstrukturen auf "konventionellen" Halbleitermaterialien wie AlGaAs/GaAs- und Si/SiGe-Heterostrukturen.

Schließlich arbeiten wir an der Herstellung und Charakterisierung von nanoskaligen Feldeffekttransistoren, die bei kryogenen Temperaturen und mit extrem kleiner Verlustleistung betrieben werden können. Ziel sind Technologien, die eine kryo-spezifische CMOS-Technologie ermöglichen, die für die Realisierung von Kontrollchips für Quanteninformationssysteme verwendet werden können.

 
 

[1] J. Knoch and M.R. Müller, „Electrostatic Doping - Controlling the Properties of Carbon-Based FETs With Gates“, IEEE Trans. Nanotechnol. 13, 1044 (2014).

[2] M.R. Müller, R. Salazar, S. Fathipour, H. Xu, K. Kallis, U. Künzelmann, A. Seabaugh, J. Appenzeller and J. Knoch, „Gate-controlled WSe2 transistors using a buried triple-gate structure“, Nanoscale Res. Lett. 11, 512 (2016).

[3] T. Grap, F. Riederer, C. Gupta and J. Knoch, „Buried Multi-Gate InAs-Nanowire FETs“, European Solid State Res. Conf. 2017.

 

Alternativen zur Dotierung

Das gezielte Einstellen von Elektronen- und Löcherleitung in Halbleitern durch Dotieren ist eine der wichtigsten Techniken zur Herstellung von Halbleiterbauelementen. Auf der Nanoskala wird dies aber beständig schwieriger, was vielfältige Gründe hat: Zum Beispiel zeigt sich beim Herunterskalieren einer Nanostruktur, dass die Dotanden aufgrund des dielektrischen Kontrastes zwischen der Nanostruktur und ihrer Umgebung deaktiviert werden [1]. Bei noch kleineren Dimensionen führt das Quanten-Confinement zu einer Erhöhung der Ionisierungsenergie von Dotanden und damit ebenfalls zu Deaktivierung. Darüber hinaus ist bei nanoskaligen Bauteilen nur eine abzählbar kleine Menge an Dotanden in der Nanostruktur vorhanden, die zu einer stochastischen Dotierstoff-Verteilung führen. In neuartigen Bauelementkonzepten wie zum Beispiel Band-zu-Band-Tunnel-Feldeffekttransistoren ist es schwierig die „richtige“ Menge an Dotierstoffen zu finden [2]. Das Ersetzen dotierter Bereiche mit Metallen ist nicht zwangsläufig eine Option, weil sich erstens eine Schottky-Barriere an der Metall-Halbleiter-Grenzfläche aufbaut, die den Stromfluss verschlechtert, und zweitens das Metall eine hohe Dichte von Zuständen innerhalb der Band-Lücke erzeugt, was zu ambipolarem Verhalten von Schottky-Barrieren-Feldeffekttransistoren führt.

Als Alternative zum Dotieren verwenden wir ultradünne Isolatoren, die zwischen dem Metall und dem Halbleiter eingebettet werden, um freie Bindungen an der Siliziumoberfläche abzusättigen und gleichzeitig metall-induzierte Zustände in der Bandlücke zu unterdrücken. Ein gut geeigneter Isolator ist in diesem Zusammenhang Siliziumnitrid, weil es in einem Hochtemperaturprozess selbstlimitierend gewachsen werden kann. So können Schichtdicken im Sub-1-nm-Regime zuverlässig und reproduzierbar hergestellt werden. Mit einfachen sogenannten Pseudo-MOSFET-Strukturen konnte gezeigt werden, dass solche dünnen Siliziumnitrid-Schichten zu einer verbesserten Leistungsfähigkeit und zur Unterdrückung des ambipolaren Verhaltens von Schottky-Barrieren-MOSFETs führen. Dies bedeutet, dass sich die Metall-Siliziumnitrid-Silizium-Stapel ähnlich einem dotierten Halbleiter mit einer intakten Bandlücke verhalten. Mit Metallen, die über eine geeignete Austrittsarbeit verfügen, kann dann Silizium mit n- und p-"dotiertem" Charakter erzeugt werden [3].

  Ultrathin-body SOI IHT RWTH Transmissionselektronenmikroskopie-Aufnahme einer 1,7 nm dünnen Siliziumschicht die in SiO2 eingebettet ist.

Das Ersetzen von dotierten Source- und Drain-Bereichen mit einem Metall-Siliziumnitrid-Stapel ist ein attraktiver Ansatz, weil dies u.a. eine Verringerung des parasitären Kontaktwiderstands ermöglicht. Allerdings müssen die Source- und Drain-Metallkontakte von der eigentlichen Gate-Elektrode isoliert werden, weshalb es wünschenswert ist, eine Dotierung auf der Basis von isolierenden Schichten zu erreichen. Zu diesem Zweck untersuchen wir den Einfluss von konventionelle Isolatoren auf ultradünne Silicon-on-Insulator-Schichten (siehe Abbildung), bei denen eine Quasi-Dotierung durch eine quantenchemische Verschiebung der jeweiligen Energieniveaus erzielt wird.

 
 

[1] M.T. Björk, H. Schmid, J. Knoch, H. Riel and W. Riess, „Donor Deactivation in Silicon Nanostructures“, Nature Nanotechnol. 4, 103 (2009).

[2] J. Knoch, S. Mantl and J. Appenzeller, „ Impact of the dimensionality on the performance of tunneling FETs: Bulk versus one-dimensional devices“, Solid-State Electron. 51, 572 (2007).

[3] S. Fischer, H.I. Kremer, B. Berghoff, T. Maß, T. Taubner and J. Knoch, „Dopant‐free complementary metal oxide silicon field effect transistors“, phys. stat. sol. a 213, 1494 (2016).

 

Simulation von nanoskaligen Feldeffekttransistoren

Lokale Zustandsdichte in einem konventionellen Feldeffekt-Transistor. IHT RWTH Lokale Zustandsdichte in einem konventionellen Feldeffekt-Transistor berechnet mit der Nicht-Gleichgewichts-Green-Funktions-Methode.

Am Institut für Halbleitertechnik werden auch Simulationsstudien zum elektrischen Verhalten von Feldeffekttransistoren auf Basis von Nanodrähten und Nanoröhrchen [1,2] sowie 2D-Materialien durchgeführt [3]. Ein Schwerpunkt liegt dabei auf der Untersuchung von Schottky-Barrieren- [4] und Band-zu-Band-Tunnel-Feldeffekttransistoren [5,6]. Für die Simulationen verwenden wir hauptsächlich selbstprogrammierte Simulationswerkzeuge. Ziel der Simulationen ist es, neuartige Effekte zu erklären oder experimentelle Studien zu unterstützen. So wurde zum Beispiel die erste experimentelle Demonstration eines Feldeffekttransistors mit einer inversen Unterschwellensteigung kleiner 60 mV/dec verifiziert und der Transportmechanismus durch Vergleich von Simulationen mit experimentellen Daten [5] erklärt.

[1] J. Knoch and J. Appenzeller, „Tunneling Phenomena in Carbon Nanotube Field-Effect Tranistors“, phys. stat. sol. a 205, 679 (2008).

[2] Z. Chen, J. Appenzeller, J. Knoch, Y.-M. Lin and P. Avouris, „The role of metal− nanotube contact in the performance of carbon nanotube field-effect transistors“, Nano Lett. 5, 1497 (2005).

[3] J. Knoch, Z. Chen and J. Appenzeller, „Properties of Metal-Graphene Contacts“, IEEE Trans. Nanotechnol. 11, 513 (2012).

[4] J. Knoch, M. Zhang, S. Mantl and J. Appenzeller „On the performance of single-gated ultrathin-body SOI Schottky-barrier MOSFETs“, IEEE Trans. Electron Dev. 53, 1668 (2006).

[5] J. Appenzeller, Y.-M. Lin, J. Knoch and P. Avouris, „Band-to-band tunneling in carbon nanotube field-effect transistors“, Phys. Rev. Lett., 93 196805 (2004).

[6] J. Knoch, „Chapter eight – Nanowire Tunneling Field-Effect Transistors“, Semicond. Semimet. 94, 273 (2016).